基于小脚丫FPGA套件实现两位十进制加减乘除计算器
一个基于 RISC-V 指令集的 CPU 实现(成功移植到野火征途 PRO 开发板),以及从零开始写一个基于 RISC-V 的 RT-Thread~
仅仅45块的ZYNQ开发板,你不心动吗,我是心动了,还给它写了这样一个系列博客。
本系列博客会参考他人的开源代码实现,相关开源代码我也会尽量附上链接。
某些项目会使用他人开源的代码和文件,如果有侵权的地方,联系我,我会修改或删除。
使用vscode+iverilog+gtkwave搭建的verilog仿真环境。
玉衡是一款从零开始写的 RISC-V 内核的处理器,基于 Verilog 硬件设计语言实现,五级流水线设计,支持 RV32IM 指令集,支持中断,支持 RT-Thread Nano 3.1.5
一个从零开始写的极简、非常易懂的RISC-V处理器核。